简介：ECL电路——发射极耦合逻辑集成电路。这种电路在工作时，晶体管只有放大和截至两种状态，不会进入饱和区。
今天是2019年7月3日，上午结束了模拟集成电路与设计考试。
分析ECL电路组成的“或门”和“与门”：
首先要知道“上拉电阻”和“下拉电阻”
上图可知，左边为上拉电阻，右边为下拉电阻。上拉电阻在开关S1断开的时候C1点为高电平，开关闭合C1为低电平。下拉电阻在开关S2断开的时候为低电平，S2闭合之后为高电平。
- 或门
分析：上图可知，输入有 A+ 、A- 、B+、B-，输出有Vout+、Vout-。
首先分析 A=0、B=1，A=0，则A-为1、A+为0，因此Q5导通、Q6截止；B+为1、B-为0，因此Q1截止、Q2导通，Q2导通之后（电流源看作电阻）射级下方的电位变为高电平（类似下拉电阻开关闭合），所以Q4导通，Q4导通则形成一条VDD到右边电阻再到Q4到GND的通路，因此Q8截止，所以Vout-输出为0。因为Q5截止，所以Q7的基级电平为高电平，所以Q7导通，故Vout+输出为1。
同理可分析A=1、B=0；A=1、B=1；
分析的关键是把管子类比开关，电流源类比电阻。
- 与门
同理分析与门
